La seguridad de doble chip impulsa el hardware criptográfico
Los ingenieros del MIT idean un truco de fabricación de chips que permite a los dispositivos electrónicos emparejados autenticarse entre sí de forma segura sin almacenar claves secretas externamente, un salto potencial para sistemas integrados seguros y de bajo consumo.
Investigadores del MIT han desarrollado un novedoso método de procesamiento de semiconductores que podría mejorar la seguridad criptográfica basada en hardware y al mismo tiempo reducir la dependencia del almacenamiento de claves externo.La técnica incorpora una “huella digital” compartida e inmutable en chips emparejados durante la fabricación, lo que permite que un dispositivo autentique a su contraparte directamente, a diferencia de los esquemas convencionales que generalmente requieren que los datos secretos de las huellas dactilares se mantengan en servidores o sistemas de terceros.
En el centro del enfoque se encuentra una función física no clonable (PUF), un identificador único que surge de las inevitables variaciones microscópicas en la fabricación de CMOS.Históricamente, estas firmas físicas aleatorias se han utilizado para generar claves de dispositivos, pero proteger y almacenar esas claves externamente introduce vulnerabilidades y gastos de energía.El proceso del equipo del MIT forja un par PUF coincidente en dos chips manipulando las propiedades del transistor a lo largo de su límite compartido antes de que la oblea proporcione efectivamente a ambos dispositivos la misma identificación de hardware difícil de replicar.
Este PUF compartido permite que dos dispositivos se autentiquen entre sí sin intercambiar ni almacenar datos secretos más allá del silicio.Los investigadores demostraron prototipos de chips emparejados con una fiabilidad superior al 98 % a la hora de hacer coincidir sus huellas dactilares únicas.Debido a que el método utiliza procesos CMOS estándar y una ruptura de transistores inducida por LED de bajo costo para generar aleatoriedad correlacionada, es prometedor para una implementación escalable en la electrónica convencional.
La innovación podría resultar valiosa en sistemas sensibles a la potencia y al peso, como sensores médicos ingeribles combinados con monitores portátiles donde los protocolos criptográficos convencionales y los intercambios de claves son demasiado pesados o lentos.Al incorporar la seguridad directamente en el hardware, se puede reducir la necesidad de servidores intermediarios o infraestructuras complejas de administración de claves, mejorando tanto la eficiencia como la privacidad.
Los investigadores involucrados incluyen a los estudiantes de posgrado Eunseok Lee, Jaehong Jung y Maitreyi Ashok, con la orientación superior de los profesores Anantha Chandrakasan y Ruonan Han.El grupo presentó sus hallazgos en la Conferencia Internacional de Circuitos de Estado Sólido del IEEE, situando el trabajo dentro de esfuerzos más amplios para fortalecer la seguridad de la capa física para los dispositivos de borde.
Con el creciente interés de la industria en protecciones criptográficas basadas en hardware, incluidos criptoprocesadores seguros y arquitecturas informáticas confidenciales que salvaguardan los datos en uso, este método de doble PUF agrega una herramienta práctica para futuros diseños de silicio seguros.